TMS320VC5509AZAY Digitale Signalprozessoren und Controller – DSP, DSC Festkomma-Digitalsignalprozessor 179-NFBGA -40 bis 85

Kurze Beschreibung:

Hersteller: Texas Instruments
Produktkategorie:Digitale Signalprozessoren und Controller – DSP, DSC
Datenblatt:TMS320VC5509AZAY
Beschreibung:DSP – Digitale Signalprozessoren und Controller
RoHS-Status: RoHS-konform


Produktdetail

Merkmale

Anwendungen

Produkt Tags

♠ Produktbeschreibung

Produkteigenschaft Attributwert
Hersteller: Texas-Instrumente
Produktkategorie: Digitale Signalprozessoren und Controller - DSP, DSC
RoHS: Einzelheiten
Produkt: DSPs
Serie: TMS320VC5509A
Montageart: SMD/SMT
Paket/Fall: NFBGA-179
Kern: C55x
Anzahl der Kerne: 1 Kern
Maximale Taktfrequenz: 200 MHz
L1-Cache-Befehlsspeicher: -
L1-Cache-Datenspeicher: -
Größe des Programmspeichers: 64 KB
Daten-RAM-Größe: 256 KB
Betriebsspannung: 1,6 V
Minimale Betriebstemperatur: - 40 C
Maximale Betriebstemperatur: + 85 C
Verpackung: Tablett
Marke: Texas-Instrumente
Anweisungstyp: Fixpunkt
Oberflächentyp: I2C
Feuchtigkeitsempfindlich: Ja
Produktart: DSP - Digitale Signalprozessoren und Controller
Werkspackungsmenge: 160
Unterkategorie: Eingebettete Prozessoren und Controller
Versorgungsspannung - max.: 1,65 V
Versorgungsspannung - Min.: 1,55 V
Watchdog-Timer: Watchdog-Timer

♠ TMS320VC5509A Festkomma-Digitalsignalprozessor

Der digitale Festkomma-Signalprozessor (DSP) TMS320VC5509A basiert auf dem CPU-Prozessorkern der DSP-Generation TMS320C55x.Die C55x™ DSP-Architektur erreicht eine hohe Leistung und einen geringen Stromverbrauch durch erhöhte Parallelität und die vollständige Konzentration auf die Reduzierung der Verlustleistung.Die CPU unterstützt eine interne Busstruktur, die aus einem Programmbus, drei Datenlesebussen, zwei Datenschreibbussen und zusätzlichen Bussen für Peripherie- und DMA-Aktivität besteht.Diese Busse bieten die Möglichkeit, bis zu drei Datenlesevorgänge und zwei Datenschreibvorgänge in einem einzigen Zyklus durchzuführen.Parallel dazu kann der DMA-Controller unabhängig von der CPU-Aktivität bis zu zwei Datenübertragungen pro Zyklus durchführen.

Die C55x-CPU bietet zwei Multiply-Accumulate (MAC)-Einheiten, von denen jede eine 17-Bit-x-17-Bit-Multiplikation in einem einzigen Zyklus ausführen kann.Eine zentrale 40-Bit-Arithmetik-/Logikeinheit (ALU) wird von einer zusätzlichen 16-Bit-ALU unterstützt.Die Verwendung der ALUs erfolgt unter Befehlssatzsteuerung, was die Möglichkeit bietet, parallele Aktivität und Stromverbrauch zu optimieren.Diese Ressourcen werden in der Address Unit (AU) und Data Unit (DU) der C55x-CPU verwaltet.

Die C55x-DSP-Generation unterstützt einen Befehlssatz mit variabler Bytebreite für eine verbesserte Codedichte.Die Instruction Unit (IU) führt 32-Bit-Programmabrufe aus dem internen oder externen Speicher durch und stellt Anweisungen für die Program Unit (PU) in eine Warteschlange.Die Programmeinheit decodiert die Anweisungen, leitet Aufgaben an AU- und DU-Ressourcen weiter und verwaltet die vollständig geschützte Pipeline.Die vorausschauende Verzweigungsfähigkeit vermeidet Pipeline-Flushes bei der Ausführung von bedingten Anweisungen.

Die universellen Eingangs- und Ausgangsfunktionen und der 10-Bit-A/D bieten ausreichend Pins für Status, Interrupts und Bit-I/O für LCDs, Tastaturen und Medienschnittstellen.Die parallele Schnittstelle arbeitet in zwei Modi, entweder als Slave eines Mikrocontrollers unter Verwendung des HPI-Ports oder als parallele Medienschnittstelle unter Verwendung des asynchronen EMIF.Serielle Medien werden durch zwei MultiMedia Card/Secure Digital (MMC/SD)-Peripheriegeräte und drei McBSPs unterstützt.

Der 5509A-Peripheriesatz umfasst eine externe Speicherschnittstelle (EMIF), die einen nahtlosen Zugriff auf asynchrone Speicher wie EPROM und SRAM sowie auf Hochgeschwindigkeitsspeicher mit hoher Dichte wie synchrones DRAM bietet.Weitere Peripheriegeräte umfassen Universal Serial Bus (USB), Echtzeituhr, Watchdog-Timer, I2C-Multimaster- und Slave-Schnittstelle.Drei gepufferte serielle Vollduplex-Multichannel-Ports (McBSPs) bieten eine nahtlose Schnittstelle zu einer Vielzahl serieller Geräte nach Industriestandard und eine Mehrkanalkommunikation mit bis zu 128 separat aktivierten Kanälen.Das Enhanced Host-Port Interface (HPI) ist eine parallele 16-Bit-Schnittstelle, die verwendet wird, um dem Host-Prozessor Zugriff auf 32 KByte internen Speicher des 5509A zu ermöglichen.Der HPI kann entweder im Multiplex- oder im Nicht-Multiplex-Modus konfiguriert werden, um eine nahtlose Schnittstelle zu einer Vielzahl von Host-Prozessoren bereitzustellen.Der DMA-Controller ermöglicht die Datenbewegung für sechs unabhängige Kanalkontexte ohne CPU-Eingriff und bietet einen DMA-Durchsatz von bis zu zwei 16-Bit-Wörtern pro Zyklus.Zwei Allzweck-Timer, bis zu acht dedizierte Allzweck-I/O-Pins (GPIO) und eine digitale Phase-Locked-Loop-Takterzeugung (DPLL) sind ebenfalls enthalten.

Der 5509A wird von der branchenweit preisgekrönten eXpressDSP™, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, dem Algorithmusstandard von Texas Instruments und dem branchenweit größten Drittanbieternetzwerk unterstützt.Die Code Composer Studio IDE bietet Tools zur Codegenerierung, darunter einen C-Compiler und Visual Linker, einen Simulator, RTDX™, XDS510™-Emulationsgerätetreiber und Evaluierungsmodule.Der 5509A wird auch von der C55x DSP-Bibliothek unterstützt, die mehr als 50 grundlegende Softwarekerne (FIR-Filter, IIR-Filter, FFTs und verschiedene mathematische Funktionen) sowie Chip- und Board-Unterstützungsbibliotheken enthält.

Der TMS320C55x DSP-Kern wurde mit einer offenen Architektur entwickelt, die das Hinzufügen von anwendungsspezifischer Hardware ermöglicht, um die Leistung bestimmter Algorithmen zu steigern.Die Hardware-Erweiterungen des 5509A bieten die perfekte Balance zwischen Festfunktionsleistung und programmierbarer Flexibilität bei gleichzeitig niedrigem Stromverbrauch und niedrigen Kosten, die auf dem Markt für Videoprozessoren traditionell schwer zu finden waren.Die Erweiterungen ermöglichen es dem 5509A, eine außergewöhnliche Video-Codec-Leistung zu liefern, wobei mehr als die Hälfte seiner Bandbreite für zusätzliche Funktionen wie Farbraumkonvertierung, Benutzeroberflächenoperationen, Sicherheit, TCP/IP, Spracherkennung und Text-zu-Sprache-Konvertierung verfügbar ist.Infolgedessen kann ein einziger 5509A DSP die meisten tragbaren digitalen Videoanwendungen mit Rechenreserven versorgen.Weitere Informationen finden Sie in der TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (Literaturnummer SPRU098).Weitere Informationen zur Verwendung der DSP-Bildverarbeitungsbibliothek finden Sie in der TMS320C55x Image/Video Processing Library Programmer's Reference (Literaturnummer SPRU037).


  • Vorherige:
  • Nächste:

  • • TMS320C55x™ Digitaler Festkomma-Signalprozessor mit hoher Leistung und geringem Stromverbrauch

    − 9,26-, 6,95-, 5-ns Befehlszykluszeit

    − 108-, 144-, 200-MHz-Taktrate

    − Eine/zwei Anweisung(en) pro Zyklus ausgeführt

    − Duale Multiplikatoren [Bis zu 400 Millionen Multiply-Accumulates per Second (MMACS)]

    − Zwei Arithmetik/Logik-Einheiten (ALUs)

    − Drei interne Daten/Operanden-Lesebusse und zwei interne Daten/Operanden-Schreibbusse

    • 128K x 16-Bit On-Chip RAM, bestehend aus:

    − 64 KB Dual-Access-RAM (DARAM) 8 Blöcke mit 4 KB × 16 Bit

    − 192 KByte Einzelzugriffs-RAM (SARAM) 24 Blöcke von 4K × 16-Bit

    • 64 KB One-Wait-State-On-Chip-ROM (32 KB × 16 Bit)

    • 8 MB × 16 Bit maximal adressierbarer externer Speicherbereich (synchroner DRAM)

    • Externer 16-Bit-Parallelbusspeicher mit Unterstützung für:

    − External Memory Interface (EMIF) mit GPIO-Fähigkeiten und kleberloser Schnittstelle zu:

    − Asynchroner statischer RAM (SRAM)

    − Asynchrones EPROM

    − Synchrones DRAM (SDRAM)

    − 16-Bit Parallel Enhanced Host-Port Interface (EHPI) mit GPIO-Fähigkeiten

    • Programmierbare Low-Power-Steuerung von sechs Gerätefunktionsdomänen

    • On-Chip Scan-basierte Emulationslogik

    • On-Chip-Peripheriegeräte

    − Zwei 20-Bit-Timer

    − Watchdog-Timer

    − Sechskanal-DMA-Controller (Direct Memory Access).

    − Drei serielle Ports, die eine Kombination aus Folgendem unterstützen:

    − Bis zu 3 Multichannel Buffered Serial Ports (McBSPs)

    − Bis zu 2 MultiMedia/Secure Digital Card-Schnittstellen

    − Programmierbarer Phasenregelkreis-Taktgenerator

    − Sieben (LQFP) oder acht (BGA) General-Purpose I/O (GPIO) Pins und ein General-Purpose Output Pin (XF)

    − USB-Slave-Port mit voller Geschwindigkeit (12 Mbit/s), der Bulk-, Interrupt- und isochrone Übertragungen unterstützt

    − Inter-Integrated Circuit (I2C) Multi-Master- und Slave-Schnittstelle

    −Echtzeituhr (RTC) mit Quarzeingang, separatem Taktbereich, separater Stromversorgung

    − 4-Kanal (BGA) oder 2-Kanal (LQFP) 10-Bit sukzessive Approximation A/D

    • IEEE Std 1149.1† (JTAG) Boundary-Scan-Logik

    • Pakete:

    − Flaches Quad-Flatpack (LQFP) mit 144 Anschlüssen (PGE-Suffix)

    − MicroStar BGA™ (Ball Grid Array) mit 179 Anschlüssen (Suffix GHH)

    − Bleifreies MicroStar BGA™ mit 179 Anschlüssen (Ball Grid Array) (Suffix ZHH)

    • 1,2-V-Kern (108 MHz), 2,7 V – 3,6 VI/Os

    • 1,35-V-Kern (144 MHz), 2,7 V – 3,6 VI/Os

    • 1,6-V-Kern (200 MHz), 2,7 V – 3,6 VI/Os

    • Hybrid-, Elektro- und Antriebsstrangsystem (EV/HEV)

    – Batteriemanagementsystem (BMS)

    – Integriertes Ladegerät

    – Traktionsumrichter

    - DC / DC-Wandler

    – Anlasser/Generator

    Verwandte Produkte