LPC1850FET180,551 ARM-Mikrocontroller – MCU Cortex-M3 200 kB SRAM 200 kB SRAM

• Prozessorkern – ARM Cortex-M3-Prozessor (Version r2p1), der mit Frequenzen von bis zu 180 MHz läuft.

– Integrierte Memory Protection Unit (MPU) von ARM Cortex-M3 unterstützt acht Regionen.

– Integrierter Nested Vectored Interrupt Controller (NVIC) von ARM Cortex-M3.

– Nicht maskierbarer Interrupt-Eingang (NMI).

– JTAG- und Serial Wire Debug, serielle Ablaufverfolgung, acht Haltepunkte und vier Überwachungspunkte.

– Unterstützung für Enhanced Trace Module (ETM) und Enhanced Trace Buffer (ETB).

– System-Tick-Timer.

• On-Chip-Speicher

– 200 kB SRAM für Code- und Datennutzung.

– Mehrere SRAM-Blöcke mit separatem Buszugriff.

– 64 kB ROM mit Bootcode und On-Chip-Softwaretreibern.

– 64 Bit + 256 Bit One-Time Programmable (OTP)-Speicher für den allgemeinen Gebrauch.

• Taktgenerierungseinheit

– Quarzoszillator mit einem Betriebsbereich von 1 MHz bis 25 MHz.

– Interner 12-MHz-RC-Oszillator, getrimmt auf 1,5 % Genauigkeit über Temperatur und Spannung.

– RTC-Quarzoszillator mit extrem niedrigem Stromverbrauch.

– Drei PLLs ermöglichen den CPU-Betrieb bis zur maximalen CPU-Taktrate, ohne dass ein Hochfrequenzquarz erforderlich ist. Die zweite PLL ist für High-Speed-USB vorgesehen, die dritte PLL kann als Audio-PLL verwendet werden.

– Taktausgang

• Konfigurierbare digitale Peripheriegeräte:

– State Configurable Timer (SCTimer/PWM)-Subsystem auf AHB.

– Global Input Multiplexer Array (GIMA) ermöglicht die Querverbindung mehrerer Ein- und Ausgänge zu ereignisgesteuerten Peripheriegeräten wie Timern, SCTimer/PWM und ADC0/1

• Serielle Schnittstellen:

– Quad SPI Flash Interface (SPIFI) mit 1-, 2- oder 4-Bit-Daten bei Raten von bis zu 52 MB pro Sekunde.

– 10/100T Ethernet MAC mit RMII- und MII-Schnittstellen und DMA-Unterstützung für hohen Durchsatz bei geringer CPU-Auslastung. Unterstützung für IEEE 1588-Zeitstempelung/erweiterte Zeitstempelung (IEEE 1588-2008 v2).

– Eine High-Speed-USB-2.0-Host/Device/OTG-Schnittstelle mit DMA-Unterstützung und On-Chip-High-Speed-PHY (USB0).

– Eine High-Speed-USB-2.0-Host/Geräteschnittstelle mit DMA-Unterstützung, On-Chip-Full-Speed-PHY und ULPI-Schnittstelle zu einem externen High-Speed-PHY (USB1).

– Elektrische Testsoftware für die USB-Schnittstelle im ROM-USB-Stack enthalten.

– Vier 550 UARTs mit DMA-Unterstützung: ein UART mit vollständiger Modemschnittstelle; ein UART mit IrDA-Schnittstelle; drei USARTs unterstützen den synchronen UART-Modus und eine Smartcard-Schnittstelle gemäß der Spezifikation ISO7816.

– Bis zu zwei C_CAN 2.0B-Controller mit jeweils einem Kanal. Die Verwendung eines C_CAN-Controllers schließt den Betrieb aller anderen Peripheriegeräte aus, die an derselben Busbrücke angeschlossen sind. Siehe Abbildung 1 und Ref. 2.

– Zwei SSP-Controller mit FIFO- und Multiprotokoll-Unterstützung. Beide SSPs mit DMA-Unterstützung.

– Eine Fast-Mode Plus I2C-Bus-Schnittstelle mit Monitormodus und Open-Drain-E/A-Pins gemäß der vollständigen I2C-Bus-Spezifikation. Unterstützt Datenraten von bis zu 1 Mbit/s.

– Eine Standard-I2C-Busschnittstelle mit Monitormodus und Standard-E/A-Pins.

– Zwei I2S-Schnittstellen mit DMA-Unterstützung, jeweils mit einem Eingang und einem Ausgang.

• Digitale Peripheriegeräte:

– Externer Speichercontroller (EMC) unterstützt externe SRAM-, ROM-, NOR-Flash- und SDRAM-Geräte.

– LCD-Controller mit DMA-Unterstützung und einer programmierbaren Displayauflösung von bis zu 1024 H

– 768 V. Unterstützt monochrome und farbige STN-Panels und TFT-Farbpanels; unterstützt 1/2/4/8 bpp Color Look-Up Table (CLUT) und 16/24-Bit direktes Pixelmapping.

– Sichere digitale Eingangs-/Ausgangsschnittstelle (SD/MMC).

– Der Achtkanal-General-Purpose-DMA-Controller kann auf alle Speicher auf dem AHB und alle DMA-fähigen AHB-Slaves zugreifen.

– Bis zu 164 General-Purpose Input/Output (GPIO)-Pins mit konfigurierbaren Pull-Up/Pull-Down-Widerständen.

– GPIO-Register befinden sich für schnellen Zugriff auf dem AHB. GPIO-Ports verfügen über DMA-Unterstützung.

– Bis zu acht GPIO-Pins können aus allen GPIO-Pins als flanken- und pegelsensitive Interruptquellen ausgewählt werden.

– Zwei GPIO-Gruppeninterruptmodule ermöglichen einen Interrupt basierend auf einem programmierbaren Muster von Eingangszuständen einer Gruppe von GPIO-Pins.

– Vier Allzweck-Timer/Zähler mit Erfassungs- und Abgleichfunktionen.

– Eine Motorsteuerung PWM für die dreiphasige Motorsteuerung.

– Eine Quadrature Encoder Interface (QEI).

– Repetitive Interrupt-Timer (RI-Timer).

– Watchdog-Timer mit Fenster.

– Echtzeituhr (RTC) mit extrem niedrigem Stromverbrauch in separater Stromversorgungsdomäne mit 256 Byte batteriebetriebenen Backup-Registern.

– Alarmtimer; kann batteriebetrieben sein.

• Analoge Peripheriegeräte:

– Ein 10-Bit-DAC mit DMA-Unterstützung und einer Datenkonvertierungsrate von 400 kSamples/s.

– Zwei 10-Bit-ADCs mit DMA-Unterstützung und einer Datenkonvertierungsrate von 400 kSamples/s. Bis zu acht Eingangskanäle pro ADC.

• Eindeutige ID für jedes Gerät.

• Leistung:

– Einzelnes 3,3-V-Netzteil (2,2 V bis 3,6 V) mit integriertem internen Spannungsregler für die Kernversorgung und den RTC-Stromversorgungsbereich.

– Der RTC-Stromversorgungsbereich kann separat über eine 3-V-Batterie mit Strom versorgt werden.

– Vier Modi mit reduziertem Stromverbrauch: Ruhezustand, Tiefschlaf, Herunterfahren und Tiefentladen.

– Aufwecken des Prozessors aus dem Ruhemodus über Weckinterrupts von verschiedenen Peripheriegeräten.

– Aufwachen aus den Modi „Deep Sleep“, „Power Down“ und „Deep Power Down“ über externe Interrupts und Interrupts, die von batteriebetriebenen Blöcken im RTC-Stromversorgungsbereich generiert werden.

– Brownout-Erkennung mit vier separaten Schwellenwerten für Unterbrechung und erzwungenes Zurücksetzen.

– Power-On-Reset (POR).

• Verfügbar als 144-polige LQFP-Pakete und als 256-polige, 180-polige und 100-polige BGA-Pakete.

• Industriell

• RFID-Lesegeräte

• Verbraucher

• E-Metering

• Weiße Ware