LPC1850FET180.551 ARM-Mikrocontroller – MCU Cortex-M3 200 kB SRAM 200 kB SRAM

• Prozessorkern – ARM Cortex-M3-Prozessor (Version r2p1), der mit Frequenzen von bis zu 180 MHz läuft.

– ARM Cortex-M3 integrierte Memory Protection Unit (MPU), die acht Regionen unterstützt.

– ARM Cortex-M3 integrierter Nested Vectored Interrupt Controller (NVIC).

– Eingang für nicht maskierbaren Interrupt (NMI).

– JTAG und Serial Wire Debug, Serial Trace, acht Breakpoints und vier Watchpoints.

– Unterstützung für Enhanced Trace Module (ETM) und Enhanced Trace Buffer (ETB).

– System-Tick-Timer.

• On-Chip-Speicher

– 200 kB SRAM für Code- und Datennutzung.

– Mehrere SRAM-Blöcke mit separatem Buszugriff.

– 64 kB ROM mit Bootcode und On-Chip-Softwaretreibern.

– 64 Bit + 256 Bit One-Time Programmable (OTP) Speicher für allgemeine Zwecke.

• Takterzeugungseinheit

– Quarzoszillator mit einem Arbeitsbereich von 1 MHz bis 25 MHz.

– Interner 12-MHz-RC-Oszillator, getrimmt auf 1,5 % Genauigkeit über Temperatur und Spannung.

– Ultra-Low-Power-RTC-Quarzoszillator.

– Drei PLLs ermöglichen den CPU-Betrieb bis zur maximalen CPU-Rate, ohne dass ein Hochfrequenzquarz benötigt wird.Die zweite PLL ist dem High-Speed-USB zugeordnet, die dritte PLL kann als Audio-PLL verwendet werden.

– Taktausgang

• Konfigurierbare digitale Peripherie:

– State Configurable Timer (SCTimer/PWM) Subsystem auf AHB.

– Global Input Multiplexer Array (GIMA) ermöglicht die Querverbindung mehrerer Ein- und Ausgänge mit ereignisgesteuerten Peripheriegeräten wie Timern, SCTimer/PWM und ADC0/1

• Serielle Schnittstellen:

– Quad SPI Flash Interface (SPIFI) mit 1-, 2- oder 4-Bit-Daten mit Geschwindigkeiten von bis zu 52 MB pro Sekunde.

– 10/100T Ethernet MAC mit RMII- und MII-Schnittstellen und DMA-Unterstützung für hohen Durchsatz bei geringer CPU-Last.Unterstützung für IEEE 1588-Zeitstempel/erweiterte Zeitstempel (IEEE 1588-2008 v2).

– Eine Hochgeschwindigkeits-USB 2.0-Host/Gerät/OTG-Schnittstelle mit DMA-Unterstützung und On-Chip-Hochgeschwindigkeits-PHY (USB0).

– Eine Hochgeschwindigkeits-USB 2.0-Host-/Geräteschnittstelle mit DMA-Unterstützung, On-Chip-Full-Speed-PHY und ULPI-Schnittstelle zu einem externen Hochgeschwindigkeits-PHY (USB1).

– Elektrische Testsoftware für die USB-Schnittstelle im ROM-USB-Stack enthalten.

– Vier 550 UARTs mit DMA-Unterstützung: ein UART mit vollständiger Modemschnittstelle;ein UART mit IrDA-Schnittstelle;Drei USARTs unterstützen den UART-Synchronmodus und eine Smartcard-Schnittstelle, die der ISO7816-Spezifikation entspricht.

– Bis zu zwei C_CAN 2.0B Controller mit je einem Kanal.Die Verwendung des C_CAN-Controllers schließt den Betrieb aller anderen Peripheriegeräte aus, die an dieselbe Busbrücke angeschlossen sind. Siehe Abbildung 1 und Ref.2.

– Zwei SSP-Controller mit FIFO- und Multiprotokoll-Unterstützung.Beide SSPs mit DMA-Unterstützung.

– Eine Fast-Mode-Plus-I2C-Bus-Schnittstelle mit Monitormodus und mit Open-Drain-E/A-Pins, die der vollständigen I2C-Bus-Spezifikation entsprechen.Unterstützt Datenraten von bis zu 1 Mbit/s.

– Eine Standard-I2C-Bus-Schnittstelle mit Monitormodus und Standard-I/O-Pins.

– Zwei I2S-Schnittstellen mit DMA-Unterstützung, jeweils mit einem Eingang und einem Ausgang.

• Digitale Peripherie:

– External Memory Controller (EMC), der externe SRAM-, ROM-, NOR-Flash- und SDRAM-Geräte unterstützt.

– LCD-Controller mit DMA-Unterstützung und einer programmierbaren Displayauflösung von bis zu 1024 H

– 768 V. Unterstützt Monochrom- und Farb-STN-Panels und TFT-Farbpanels;unterstützt 1/2/4/8 bpp Color Look-Up Table (CLUT) und direktes 16/24-Bit-Pixel-Mapping.

– Secure Digital Input Output (SD/MMC)-Kartenschnittstelle.

– Achtkanaliger General-Purpose-DMA-Controller kann auf alle Speicher des AHB und alle DMA-fähigen AHB-Slaves zugreifen.

– Bis zu 164 GPIO-Pins (General Purpose Input/Output) mit konfigurierbaren Pull-up-/Pull-down-Widerständen.

– GPIO-Register befinden sich für schnellen Zugriff auf dem AHB.GPIO-Ports haben DMA-Unterstützung.

– Bis zu acht GPIO-Pins können aus allen GPIO-Pins als flanken- und pegelsensitive Interrupt-Quellen ausgewählt werden.

– Zwei GPIO-Gruppen-Interrupt-Module aktivieren einen Interrupt basierend auf einem programmierbaren Muster von Eingangszuständen einer Gruppe von GPIO-Pins.

– Vier Allzweck-Timer/Zähler mit Erfassungs- und Abgleichfunktionen.

– Eine Motorsteuerung PWM für dreiphasige Motorsteuerung.

– Eine Quadratur-Encoder-Schnittstelle (QEI).

– Wiederholter Interrupt-Timer (RI-Timer).

– Watchdog-Timer mit Fenster.

– Extrem stromsparende Echtzeituhr (RTC) in separater Leistungsdomäne mit 256 Bytes batteriebetriebener Backup-Register.

– Alarmtimer;kann batteriebetrieben sein.

• Analoge Peripherie:

– Ein 10-Bit-DAC mit DMA-Unterstützung und einer Datenkonvertierungsrate von 400 kSamples/s.

– Zwei 10-Bit-ADCs mit DMA-Unterstützung und einer Datenwandlungsrate von 400 kSamples/s.Bis zu acht Eingangskanäle pro ADC.

• Eindeutige ID für jedes Gerät.

• Leistung:

– Einzelnes 3,3-V-Netzteil (2,2 V bis 3,6 V) mit internem On-Chip-Spannungsregler für die Kernversorgung und den RTC-Leistungsbereich.

– RTC-Leistungsdomäne kann separat von einer 3-V-Batterieversorgung versorgt werden.

– Vier reduzierte Leistungsmodi: Schlaf, Tiefschlaf, Abschalten und Tiefabschalten.

– Aufwecken des Prozessors aus dem Schlafmodus über Weck-Interrupts von verschiedenen Peripheriegeräten.

– Aufwecken aus den Modi Deep-Sleep, Power-down und Deep-Power-down über externe Interrupts und Interrupts, die von batteriebetriebenen Blöcken in der RTC-Leistungsdomäne erzeugt werden.

– Brownout-Erkennung mit vier separaten Schwellenwerten für Interrupt und erzwungenes Zurücksetzen.

– Power-On-Reset (POR).

• Erhältlich als 144-Pin-LQFP-Gehäuse und als 256-Pin-, 180-Pin- und 100-Pin-BGA-Gehäuse.

• Industriell

• RFID-Lesegeräte

• Verbraucher

• E-Metering

• Weiße Ware