FS32K116LFT0VLFT ARM-Mikrocontroller – MCU S32K116 32-Bit-MCU, ARM Cortex-M0+

• Betriebseigenschaften

– Spannungsbereich: 2,7 V bis 5,5 V

– Umgebungstemperaturbereich: -40 °C bis 105 °C für HSRUN-Modus, -40 °C bis 150 °C für RUN-Modus

• Arm™ Cortex-M4F/M0+ Kern, 32-Bit-CPU

– Unterstützt eine Frequenz von bis zu 112 MHz (HSRUN-Modus) mit 1,25 Dhrystone MIPS pro MHz

– Arm Core basierend auf der Armv7-Architektur und Thumb®-2 ISA

– Integrierter digitaler Signalprozessor (DSP)

– Konfigurierbarer Nested Vectored Interrupt Controller (NVIC)

– Fließkommaeinheit mit einfacher Genauigkeit (FPU)

• Uhrenschnittstellen

– 4 – 40 MHz schneller externer Oszillator (SOSC) mit bis zu 50 MHz DC externem Rechteck-Eingangstakt im externen Taktmodus

– 48 MHz schneller interner RC-Oszillator (FIRC)

– 8 MHz langsamer interner RC-Oszillator (SIRC)

– 128-kHz-Low-Power-Oszillator (LPO)

– Bis zu 112 MHz (HSRUN) System Phased Lock Loop (SPLL)

– Bis zu 20 MHz TCLK und 25 MHz SWD_CLK

– Externer Takt des 32-kHz-Echtzeitzählers (RTC_CLKIN)

• Energieverwaltung

– Arm Cortex-M4F/M0+-Kern mit geringem Stromverbrauch und hervorragender Energieeffizienz

– Power Management Controller (PMC) mit mehreren Energiemodi: HSRUN, RUN, STOP, VLPR und VLPS.Hinweis: CSEc (Sicherheit) oder EEPROM-Schreibvorgänge/-Löschvorgänge lösen Fehler-Flags im HSRUN-Modus (112 MHz) aus, da dieser Anwendungsfall nicht gleichzeitig ausgeführt werden darf.Das Gerät muss in den RUN-Modus (80 MHz) wechseln, um CSEc (Sicherheit) oder EEPROM-Schreibvorgänge/-Löschvorgänge auszuführen.

– Clock-Gating und Low-Power-Betrieb werden auf bestimmten Peripheriegeräten unterstützt.

• Speicher und Speicherschnittstellen

– Bis zu 2 MB Programm-Flash-Speicher mit ECC

– 64 KB FlexNVM für Daten-Flash-Speicher mit ECC- und EEPROM-Emulation.Hinweis: CSEc (Sicherheit) oder EEPROM-Schreibvorgänge/-Löschvorgänge lösen Fehler-Flags im HSRUN-Modus (112 MHz) aus, da dieser Anwendungsfall nicht gleichzeitig ausgeführt werden darf.Das Gerät muss in den RUN-Modus (80 MHz) wechseln, um CSEc (Sicherheit) oder EEPROM-Schreibvorgänge/-Löschvorgänge auszuführen.

– Bis zu 256 KB SRAM mit ECC

– Bis zu 4 KB FlexRAM zur Verwendung als SRAM- oder EEPROM-Emulation

– Bis zu 4 KB Code-Cache zur Minimierung der Leistungsbeeinträchtigung durch Speicherzugriffslatenzen

– QuadSPI mit HyperBus™-Unterstützung

• Mixed-Signal-Analog

– Bis zu zwei 12-Bit-Analog-Digital-Wandler (ADC) mit bis zu 32 analogen Eingängen pro Modul

– Ein Analogkomparator (CMP) mit internem 8-Bit-Digital-Analog-Wandler (DAC)

• Debug-Funktionalität

– Serial Wire JTAG Debug Port (SWJ-DP) kombiniert

– Debuggen von Watchpoint und Trace (DWT)

– Instrumentation Trace Macrocell (ITM)

– Testport-Schnittstelleneinheit (TPIU)

– Flash-Patch- und Breakpoint-Einheit (FPB).

• Mensch-Maschine-Schnittstelle (HMI)

– Bis zu 156 GPIO-Pins mit Interrupt-Funktionalität

– Nicht maskierbarer Interrupt (NMI)

• Kommunikationsschnittstellen

– Bis zu drei LPUART/LIN-Module (Low Power Universal Asynchronous Receiver/Transmitter) mit DMA-Unterstützung und niedriger Stromverfügbarkeit

– Bis zu drei LPSPI-Module (Low Power Serial Peripheral Interface) mit DMA-Unterstützung und geringer Stromverfügbarkeit

– Bis zu zwei LPI2C-Module (Low Power Inter-Integrated Circuit) mit DMA-Unterstützung und niedriger Leistungsverfügbarkeit

– Bis zu drei FlexCAN-Module (mit optionaler CAN-FD-Unterstützung)

– FlexIO-Modul zur Emulation von Kommunikationsprotokollen und Peripheriegeräten (UART, I2C, SPI, I2S, LIN, PWM usw.).

– Bis zu einem 10/100-Mbit/s-Ethernet mit IEEE1588-Unterstützung und zwei Synchronous Audio Interface (SAI)-Modulen.

• Sicherheit und Schutz

– Cryptographic Services Engine (CSEc) implementiert einen umfassenden Satz kryptografischer Funktionen, wie in der SHE (Secure Hardware Extension) Functional Specification beschrieben.Hinweis: CSEc (Sicherheit) oder EEPROM-Schreibvorgänge/-Löschvorgänge lösen Fehler-Flags im HSRUN-Modus (112 MHz) aus, da dieser Anwendungsfall nicht gleichzeitig ausgeführt werden darf.Das Gerät muss in den RUN-Modus (80 MHz) wechseln, um CSEc (Sicherheit) oder EEPROM-Schreibvorgänge/-Löschvorgänge auszuführen.

– Eindeutige 128-Bit-Identifikationsnummer (ID).

– Error-Correcting Code (ECC) auf Flash- und SRAM-Speichern

– Systemspeicherschutzeinheit (System MPU)

– CRC-Modul (Cyclic Redundancy Check).

– Interner Watchdog (WDOG)

– Externes Watchdog-Monitor (EWM)-Modul

• Timing und Kontrolle

– Bis zu acht unabhängige 16-Bit-FlexTimer-Module (FTM) mit bis zu 64 Standardkanälen (IC/OC/PWM)

– Ein 16-Bit-Low-Power-Timer (LPTMR) mit flexibler Aufwachsteuerung

– Zwei programmierbare Verzögerungsblöcke (PDB) mit flexiblem Triggersystem

– Ein 32-Bit Low Power Interrupt Timer (LPIT) mit 4 Kanälen

– 32-Bit-Echtzeitzähler (RTC)

• Paket

– 32-Pin-QFN-, 48-Pin-LQFP-, 64-Pin-LQFP-, 100-Pin-LQFP-, 100-Pin-MAPBGA-, 144-Pin-LQFP-, 176-Pin-LQFP-Gehäuseoptionen

• 16-Kanal-DMA mit bis zu 63 Anforderungsquellen unter Verwendung von DMAMUX